基于FPGA的DDR3内存控制器的设计  

作　　者：陈涛[1] 周冬梅[1] 

机构地区：[1]成都理工大学,四川成都610059

出　　处：《信息通信》2015年第3期40-40,共1页Information & Communications

摘　　要：随着DDR3内存的广泛应用以及技术的不断发展,不同的DDR3内存之间速度差异逐渐减小,针对DDR3控制器的研究已成为当前计算机领域关注的焦点。Altera在外部存储器方面提出一系列的解决方案,这些方案涵盖了从高性能DDR3到低功耗DDR的每种应用[2]。Altera FPGA通过外部存储器IP来提高存储器性能,它包括PHY和控制器。设计人员可以选择Quartus II软件所列出的默认存储器解决方案,根据存储器要求选择最佳PHY和控制器IP,也可以选择定制存储器接口。因此,使用Altera公司开发出的FPGA产品进行DDR3内存控制器的设计是一种很理想的选择。

关 键 词：DDR3 内存控制器 

分 类 号：TP333[自动化与计算机技术—计算机系统结构]