基于FPGA的10GSDH数据定帧解扰的实现  

Implement of Frame and Descramble of 10G SDH Signal Based on FPGA

作　　者：于永平[1] 蒋嫣枫[1] 

机构地区：[1]江南计算技术研究所,无锡214000

出　　处：《高性能计算技术》2014年第5期45-47,共3页

摘　　要：本文介绍了一种基于FPGA的10GSDH数据帧的定帧和解扰算法，采用并行算法完成10GSDH的定帧和解扰，并在ALTERA STRATIX Ⅱ GX FPGA上实现了10GSDH数据的定帧和解扰，验证了算法的正确性。This paper introduces a method about how to frame and descramble 10G SDH signal in parallel based on FPGA, implement the 10G SDH signal frame and descramble method on ALTERA STRATIX II GX FPGA, and validate the correctness of the parallel arithmetic.

关 键 词：FPGA SDH 并行算法 定帧 解扰 

分 类 号：TN919[电子电信—通信与信息系统]