面向众核处理器存储层次的程序访存数据流优化技术研究  

Program Memory-access-sequence Optimizations Compilation Technique Applied to Manycore Memory Hierarchies

作　　者：刘勇[1] 陆林生[1] 何王全[1] 

机构地区：[1]江南计算技术研究所,无锡214000

出　　处：《高性能计算技术》2013年第1期35-40,共6页

摘　　要：面向处理器多层次存储子系统的访存数据流优化是编译优化的关键技术。传统处理器一般采用硬件管理的高速缓存的存储结构。当前一些多核、众核处理器为了能够获得更大的片上存储器容量和更高的访存速度，倾向采用软件管理的流存储模型，例如Cell、GPU和Cyclops64等。相比较硬件管理的高速缓存的存储结构，软件既要规划好程序中的变量在各级存储层的存储布局，又要充分优化程序数据访问对离计算核近、速度快的存储层局部性利用，具有较大的挑战性。本文对这种存储结构上的访存数据流优化技术进行了归纳总结。然后预测了该研究领域的技术发展趋势。Manycore CPU preferring selecting SPM, a non-cached on-chip SRAM as the fast memory in these memory hierarchies owe to the area and power consumption. These memory hierarchies need soft explicitly managed the data placement and data transfer. This article summarizes some compilation techniques for program memory-access-sequence optimizations applied to the manycore memory hierarchies.

关 键 词：流存储模型 访存数据流 数据布局 局部性优化 

分 类 号：TP333[自动化与计算机技术—计算机系统结构]