一种基于CPLD的FPGA动态重配置方法  

A Dynamic FPGA Reconfigration Method Based on CPLD

作　　者：武健[1] 杨媛媛[1] 刘陈[1] WU Jian. YANG Yuan-yuan, I,IU Chen （ Aeronautical Computing Technique Research Institute, Xi＇an 710065, China）

机构地区：[1]中航工业西安航空计算技术研究所,陕西西安710065

出　　处：《电脑知识与技术》2015年第4期56-58,共3页Computer Knowledge and Technology

摘　　要：针对FPGA动态重配置速率低，PROM容量受限等问题，设计了一种基于CPLD的FPGA动态重配置方法。详细介绍了该方法的硬件架构，CPLD程序设计和FPGA程序维护方法．实验证明该方法稳定可靠，简单易行，具有较为广阔的应用前景。Aiming at the low rate and capacity limitation in dynamic FPGA reconfiguration, a method for dynamic FPGA reconfigu- ration based on CPLD is proposed. This paper describes in detail the method of hardware architecture, CPLD soflware design and FPGA sot＇tware maintain. The experiments show that the method is stable and reliable, simple and practicable. The method has a better application prospects.

关 键 词：FPGA:动态重配置 CPLD 

分 类 号：TP393[自动化与计算机技术—计算机应用技术;自动化与计算机技术—计算机科学与技术]