基于FPGA的IRIG-B (DC)码解码卡的设计  

Design of FPGA-based IRIG-B(DC) Decoder Card

作　　者：贾磊[1,2] 崔永俊[1,2] 杨兵[1,2] 王晋伟[1,2] 

机构地区：[1]中北大学电子测试技术国家重点实验室,太原030051 [2]中北大学仪器科学与动态测试教育部重点实验室,太原030051

出　　处：《计算机测量与控制》2015年第6期2143-2144,2155,共3页Computer Measurement &Control

基　　金：国家自然科学基金资助项目(61335008)

摘　　要：为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求。In order to deal with the traditional problem of the decoding instrument, for example it has large volume, poor compatibility, and so on. This paper reports a design which made use of FPGA to achieve demodulation circuit board the information of IRIG--B （DC） code, the system can demodulate the time information of IRIG--B （DC） code, according to the time information, decoding card can output the corresponding PPS, time information transfer demodulated to the host computer through the RS232 serial port. Experiments show that the decoder card has the features of strong adaptability to environment, small size, simple structure, wide application range, which can meet the requirements of the decoding of IRIG--B codes.

关 键 词：IRIG-B(DC)码 解码 串口 RS232 

分 类 号：TN787[电子电信—电路与系统]