基于FPGA的多路伪随机序列发生器的设计与实现  

作　　者：王兵[1] 

机构地区：[1]重庆邮电大学

出　　处：《广东通信技术》2015年第6期49-51,共3页Guangdong Communication Technology

摘　　要：传统伪随机序列构成优选对的数目较少,在码分多址系统中的应用受到限制。利用GW48实验平台和QuartusⅡ软件,采用有限域法寻找m序列优选对,以及采用自顶向下的设计方法,设计了一种基于FPGA的多路伪随机序列发生器,即G0LD序列发生器。实验测试结果表明该GOLD序列发生器具有良好的自相关性和互相关性,可广泛应用于通信、密码学、雷达、流媒体处理等领域。

关 键 词：FPGA有限域 伪随机序列 自顶向下 GOLD序列 

分 类 号：TN791[电子电信—电路与系统]