动态可重构总线测试系统的模块设计  

Modular Design of the UM-BUS Test System

作　　者：陕天龙 张家祺[2] 周继芹[1,3] 

机构地区：[1]首都师范大学高可靠嵌入式系统技术北京市工程技术研究中心,北京100048 [2]北京交通大学电子信息工程学院,北京100044 [3]北京数学与信息交叉科学2011协同创新中心,北京100048

出　　处：《微电子学与计算机》2015年第7期147-151,156,共6页Microelectronics & Computer

基　　金：国家自然科学基金项目(61170009);北京市自然科学基金项目(4132016);北京市属高等学校创新团队建设与教师职业发展计划;北京市教委科技基地建设项目

摘　　要：动态可重构总线UM-BUS是一种以多通道并发冗余实现动态容错的新型高速串行总线,其测试系统通过对总线数据的采集和处理,完成无过滤监听数据、总线状态分析等测试功能.总线测试系统针对有效带宽为149.5MB/s的8通道UM-BUS总线,设计高速缓存方案和通信方案,主要通过对数据的分类多级缓存和USB3.0传输方式,实现PC对总线数据的实时采集.结果表明,测试系统能够对UM-BUS总线的高速数据进行实时采集和存储,数据可靠性也得到验证,为实现总线状态分析和有过滤监听等功能做好准备.Dynamically reconfigurable high-speed serial bus UM-BUS can reconfigure itself to achieve fault tolerance with multi-channel concurrent redundancy. UM-BUS test system is responsible for data monitoring and bus statue analyzing through collect and process bus data. The effective bandwidth of UM-BUS can up to 149. 5MB/s at 8 lanes. In order to collect the high speed data on 8 lanes bus, the cache and USB3. 0 are designed in the test system to store and transmit data. The experiment result indicates that the test system has ability to collect high speed UM- BUS data reliably. The performance of UM-BUS test system lays the foundation of bus statue analyzing and specific monitoring.

关 键 词：动态可重构总线 测试系统 数据采集 高速缓存 USB3.0 

分 类 号：TP274.2[自动化与计算机技术—检测技术与自动化装置]