检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
出 处:《计算机测量与控制》2015年第8期2868-2870,2874,共4页Computer Measurement &Control
摘 要:针对FPGA输入输出信号微小延时的需求,根据FPGA的I/O特性和I/O逻辑资源,研究了一种基于FPGA的信号微小延时方法;采用FPGA的输入输出延时单元IODELAY,实现对输入输出信号的绝对延时,能够确保对FPGA的输入输出信号进行最小78ps的延时;根据实际需要可以通过参数选择实现对输入信号的固定延时和可变延时工作模式,以及对输出信号的固定延时工作模式;实际应用表明,文中实现的信号延时方法能够精确实现信号微小延时,延时效果稳定,受温度等外界环境变化影响较小,能够满足工程项目中对信号微小延时的实际需要。To fulfill the needs for the tiny delay of FPGA input/output signals, a FPGA based signal tiny delay method is provided de pends on the analysis of FPGA I/O features and I/O logic sources. The IODELAY element is used to achieve the absolute delay of the input and output signals, and the minimal delay pace is 78 ps. Parameters are used to change delay modes. Fixed delay mode and variable delay mode are available for input signals. As for output signals, only fixed delay mode is valid. The application shows that the delay method pro vided in this paper is of high accuracy and stability, and hardly affected by circumstance such as temperature.
关 键 词:信号微小延时
分 类 号:TN919[电子电信—通信与信息系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.97