不恢复余数法的改进——预比较法除法器的FPGA实现  

Implementation of Pre-comparing Division Based on FPGA

作　　者：杨立成[1] 张东红[1] 詹思维[1] 钱军琪 

机构地区：[1]中航工业西安航空计算技术研究所,陕西西安710068

出　　处：《工业控制计算机》2015年第7期79-80,84,共3页Industrial Control Computer

基　　金：航空科学基金项目(2013ZA31001);中航工业计算所创新基金项(CXXM12072-16)

摘　　要：针对经典的不恢复余数法这一除法器算法讨论了其原理以及FPGA的实现方式并提出了一种改进方法——预比较法,用此算法实现的逻辑电路可在Xilinx的Spartan 6系列FPGA中运行到264MHz,仅占用75个slice,两项数据均优于不恢复余数法,并且比不恢复余数法减少了一个时钟周期延时,更有利于流水线的实现。所以,预比较法在FPGA实现中要优于不恢复余数法。The principIe and the impIementation based on FPGA of the cIassic division-non-restoring division is dis-cussed by this paper.Then an improved aIgorithm the pre-comparing division is proposed.The Iogic circuit,impIemented us-ing this aIgorithm,can run steadiIy on 264MHz frequency in XiIinx＆#39;s Spartan 6 series FPGA,occupied onIy 75 SIices.These two figures were better than the non-restoring division.One more thing,the pre-comparing division reduced one cIock cycIe deIay which is better for impIementing the pipeIine.

关 键 词：除法器 FPGA 预比较法 不恢复余数法 

分 类 号：TP332.22[自动化与计算机技术—计算机系统结构]