基于改进iBM算法的高速RS译码器设计  

Design of High Speed RS Decoder Based on Improved iBM Algorithm

作　　者：吴邈 王旭辉[1] 

机构地区：[1]中国电子科技集团公司第二十七研究所,郑州450047

出　　处：《电光系统》2015年第3期15-18,共4页Electronic and Electro-optical Systems

摘　　要：在现有的Rs译码器中，制约译码速率的关键问题是用于错误位置多项式和错误值多项式计算的关键方程求解。本文对关键方程求解中常用的iBM算法进行了改进，改进算法可以有效地减少GF域乘法器的使用，大大降低了硬件实现的复杂度。在此基础上，提出了一种可实现高速RS译码的FPGA流水线设计思想，综合和测试结果表明，该译码器的译码速率可达到系统钟的8倍。The decoding rate is conditioned by the way of solving key equations such as error location polynomi- of hardware implementation. On this basis, the FPGA pipelining design concept to obtain high speed decoding is proposed. The integration and test result indicates that the decoder proposed in this paper is eight times the decode speed of system clock.

关 键 词：RS译码 iBM算法 高速译码 

分 类 号：TN973[电子电信—信号与信息处理]