高阶AWE同步缓冲器插入的非Hanan布线算法  

作　　者：吕丽华[1] 

机构地区：[1]浙江经贸职业技术学院信息技术系,浙江杭州310018

出　　处：《数字技术与应用》2015年第12期142-143,共2页Digital Technology & Application

摘　　要：利用同步缓冲器插入和非Hanan优化(BINO)算法,用来改进超大规模集成电路互连的性能。该算法旨在解决如下实际情况:互连资源和时间约束都非常严格,需要通过在单元布局后面使用可供缓冲器插入的空间来优化布线拓扑。这些空间对非Hanan优化期间不断变化的布线树是相对固定的。此处的目的是将受时间约束的布线和缓冲器成本加权总和降至最低。在BINO中,缓冲器插入和非Hanan优化同步执行并以贪婪算法迭代,直到将性能改进完毕。为确保时间评估的准确性,会部署四阶AWE模型。18?m IC和MCM工艺的实验结果表明大幅度降低了成本。

关 键 词：缓冲器插入 非汉纳优化 高阶AWE 

分 类 号：TN402[电子电信—微电子学与固体电子学]