基于FPGA的串行结构递归神经网络LS-SVM实现  

作　　者：宋鲁 

机构地区：[1]广西钦州军分区

出　　处：《中国科技信息》2015年第24期23-25,共3页China Science and Technology Information

摘　　要：使用FPGA实现递归神经网络的LS-SVM串行计算结构,能有效降低并行计算结构对嵌入式系统硬件资源的消耗。该结构具有串行计算、并行传输的特点。采用verilog HDL来实现该结构,可以在编译阶段设置处理数据的字长,具有较强的灵活性。利用Altera Cyclone III系列FPGA完成LS-SVM训练的仿真实验。结果表明,该硬件实现方法很好地完成LS-SVM的分类训练,与现有的LS-SVM matlab软件包相比,达到相似分类准确率的情况下,具有更快的训练速度。

关 键 词：FPGA实现 递归神经网络 串行结构 SVM LS VERILOGHDL MATLAB软件包 CYCLONE 

分 类 号：TP183[自动化与计算机技术—控制理论与控制工程] TN791[自动化与计算机技术—控制科学与工程]