检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:潘磊[1] 葛中芹[1] 庄建军[1] 张志俭[1]
机构地区:[1]南京大学电子科学与工程学院,江苏南京210093
出 处:《实验室研究与探索》2015年第10期76-80,共5页Research and Exploration In Laboratory
基 金:江苏省高等学校教改项目(2013JSJG169);嵌入式视音频内容监测平台(BY2012186);江苏省自然科学基金工业项目;江苏省产学研联合创新资金-前瞻性联合研究项目
摘 要:为了实现对高清视频图像的实时处理,提出了一种以HDMI高清图像为目标基于FPGA实现高清视频流的图像处理系统的设计。系统设计过程包括配置processing_system处理器、视频输入HDMI接口输出VGA接口的IP核设计、图像处理IP核的设计和应用程序设计4部分。以processing_system处理器为处理核心,通过片内添加外设接口和设计HDMI接口输入和VGA接口输出的IP核在ZYBO开发板上搭建嵌入式硬件平台,在硬件平台中设计图像处理的硬件IP核。实验结果显示,在系统工作频率为650 MHz时,能以58帧/s的处理速度处理图像,并通过VGA接口将处理后的图像输出到显示器。In order to realize the real-time processing of HD video,this paper presents a design of image processing system for high-definition video stream based on FPGA. The system targets HDMI HD images. System design consists of4 parts: configuration of processing system processor,IP core design of HDMI interface for video input and VGA interface for output,IP core design of image processing,and application design. By taking the processing system processor as processing core,the embedded hardware platform in the ZYBO development board is constructed by adding on-chip peripherals interface and designing an IP core of HDMI interface for input and VGA interface for output. Based on the platform,the hardware IP core is designed to realize the real-time processing of HD video finally. The experimental results show that,the system can process the image with a processing speed of 58 frames per second,and output the image to display through VGA interface when the working frequency is 650 MHz.
分 类 号:TN911.73[电子电信—通信与信息系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.145