片上系统高层等价性检验研究进展  

Research Advances on High-Level Equivalence Checking for SoC Designs

作　　者：胡健[1] 李暾[1] 李思昆[1] 

机构地区：[1]国防科学技术大学计算机学院,长沙410073

出　　处：《计算机辅助设计与图形学学报》2016年第3期371-380,共10页Journal of Computer-Aided Design & Computer Graphics

基　　金：国家自然科学基金重点项目(61133007);国家自然科学基金(61272335)

摘　　要：针对近年来SoC领域的工作,首先分析了高层等价性检验的难点;然后从算法类型归类角度对各种高层等价性检验方法进行了概述评论,同时分析了各类算法的优缺点和现有算法的主要技术手段;最后讨论了SoC高层等价性检验方法目前面临的挑战,并对该领域今后的研究方向进行了展望.This paper analyzes the difficulties on high-level equivalence checking, and classifies the recent re-search works in high-level equivalence checking according to the algorithm types. Then, the advantages, disad-vantages and the used techniques of the existing algorithms are analyzed. Finally, the existing challenges and fu-ture research directions in high-level equivalence checking for SoC design are discussed.

关 键 词：等价性检验 带数据通路的有限状态机 符号模拟 形式化方法 

分 类 号：TP391.7[自动化与计算机技术—计算机应用技术]