SDR阵列处理器建模  

SDR array processor modeling

作　　者：刘有耀[1] 李彪[2] 

机构地区：[1]西安邮电大学电子工程学院,陕西西安710061 [2]西安邮电大学计算机学院,陕西西安710061

出　　处：《中国集成电路》2016年第3期15-18,23,共5页China lntegrated Circuit

基　　金：陕西省自然科学基金(2014JM8311)

摘　　要：本文介绍了软件定义无线电(Software Defined Radio,SDR)的概念,分析了当前以SDR为基础的处理器的不足,设计了一个新型的SDR阵列处理器的模型,并对它进行建模,最后使用System C进行建模验证,满足SDR处理器既有数据并行计算能力,又有非数据并行计算能力。This paper introduces the concept of Software Defined Radio （ SDR ）, analyzes the shortcomings of based the current SDR processor, designs a new SDR array processor model, and carries on the modeling. Finally, the Sys- temC is used to verify the processer that is not only has the data parallel computing ability, but also has the non-data parallel computing ability.

关 键 词：软件定义无线电 建模 并行 SYSTEMC 

分 类 号：TN92[电子电信—通信与信息系统]