IEEE802.11a基带系统中高速Viterbi译码器的FPGA实现  

作　　者：钟东波[1] 刘玥[1] 谢宇飞[1] 

机构地区：[1]江西应用技术职业学院

出　　处：《中国新通信》2016年第8期9-10,共2页China New Telecommunications

摘　　要：提出了一种应用于IEEE802.11a协议系统的高速Viterbi译码器的新结构,以一种改进的归一化管理高效的解决了PMU单元的数据溢出问题、采用一种分块循环回溯算法以减少延时,并用Verilog语言具体实现。实验表明在该译码器以较少的资源实现了较高的速度,完全满足IEEE802.11a的协议标准,具有很高的实用价值。

关 键 词：FPGA 软判决 加比选单元 归一化处理 回溯算法 

分 类 号：TN791[电子电信—电路与系统]