检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:李玺钦[1] 马成刚[1] 赵娟[1] 栾崇彪[1] 李洪涛[1]
机构地区:[1]中国工程物理研究院流体物理研究所脉冲功率科学与技术重点实验室,四川绵阳621900
出 处:《电子设计工程》2016年第8期44-46,49,共4页Electronic Design Engineering
基 金:中国工程物理研究院预先研究项目(426020201)
摘 要:为满足高功率脉冲实验中对不同电压等级Marx的触发控制和系统负载对电流的需求,实现脉冲功率的有效叠加,要求在满足系统装置稳定运行的前提下,对每一路脉冲功率单元系统的触发时序达到可精确控制。多通道可延时同步脉冲产生系统针对这一问题,通过对时序逻辑的精确分析以及合理采用FPGA技术,不仅提供产生10路延时电触发信号,而且还能同时产生10路延时光触发信号;在外部10 MHz晶振下,延时范围达到0.1μs^6 ms、延时精度100 ns、步进100 ns;在50Ω负载上实现产生输出幅度>100 V、前沿<14 ns、脉宽>200 ns且各通道之间延时抖动达到≤820 ps的延时同步脉冲。To fulfill the demand of the trigger control of the Marx with different voltage in high power pulse experiment and achieve the superimposition of the pulse power, the modularity and time-delay pulse trigger system with many channels was designed. This pulse trigger system applied the FPGA technology, and it can produce 10 time-lapse electric trigger signal and10 time-delay optical trigger signal. Based on the exterior 10 MHz crystal lattice, the time-delay area for this pulse trigger system achieved 0.1 μs^6 ms, the time-delay precision was 100 ns and the stepping was 100 ns. a pulse with more than 100 V output voltage, less than 14 ns fall time, more than 200 ns pulse width and jitter less than 820 ps was gotten on the 50 Ω load.
分 类 号:TN86[电子电信—信息与通信工程]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.7