采用ADC的100BaseTX以太网收发器设计  

Design of a Transceriver With ADC for 100BaseTX Ethernet

作　　者：王晋[1] 田泽[1] 唐龙飞[1] 

机构地区：[1]中国航空计算技术研究所,陕西西安710068

出　　处：《微电子学与计算机》2016年第8期126-129,共4页Microelectronics & Computer

基　　金："十二五"微电子预研基金(51308010601;51308010711)

摘　　要：设计了一款面向100BaseTX以太网的收发器芯片.该收发器接收端采用模拟线性均衡和判决式反馈均衡(DFE)的混合结构,并采用模数转化器在数字域实现自适应均衡和基线漂移补偿.为了降低功耗和减小芯片面积,提出了一种连续时间线性均衡气和可变增益放大器共享电阻、电容的电路结构.该收发器采用0.13μm 1.2 V CMOS工艺实现,线缆传输距离大于100m.This paper describes a 100BaseTX Ethernet physical layer interface with ADC in 1.2 V 0. 13 μm CMOS technology. A continuous-time linear equalizer （CTLE） and a decision-feedback equalizer （DFE） are used in receiver. The circuit uses digital techniques to perform adaptive line equalization and baseline wander compensation through analog-to-digital convertor. The proposed CTLE and variable-gain amplifier （VGA） mixed structure shareing resistor and capacitance, can decrease low power and small area. The transceiver allows for robust performance for cable lengths〉100 m.

关 键 词：以太网 收发器 均衡 模数转化器 

分 类 号：TN4[电子电信—微电子学与固体电子学]