基于硬件模拟的SAT求解框架  

A Hardware Framework of SAT Solver

作　　者：何安平[1] 毛乐乐 谌知学 吴尽昭[1] 

机构地区：[1]广西民族大学混杂计算与集成电路设计分析重点实验室,广西南宁530006

出　　处：《微电子学与计算机》2016年第9期124-127,共4页Microelectronics & Computer

基　　金：国家自然科学基金(61402121;11371003;11461006);广西自然科学基金(2013GXNSFAA019342;2012GXNSFGA060003);广西高校科学技术研究项目(ZD2014044);广西教育厅科研资助项目(201012MS274);广西民族大学2015年研究生教育创新计划项目(gxun-chxs2015097)

摘　　要：使用硬件方法求解SAT问题,采用现场可编程门阵列(FPGA)技术,针对大规模实际系统的CNF公式实例,定制化编译和转换为FPGA芯片,并完全依据FPGA硬件完成SAT满足性求解过程.In this paper, we customized the FPGA chip to fit the SAT problem,e, g. ,translating and compiling the large scale system,and then seccessfully solved the problem by FPGA autonomously.

关 键 词：布尔可满足 现场可编程门阵列 合取范式 

分 类 号：TN710.9[电子电信—电路与系统]