MVB控制器校验序列FPGA设计  

FPGA based MVB controller check sequence design

作　　者：常玉琪 胡黄水[1,2] 王宏志 王莹[1] CHANG Yuqi HU Huangshui WANG Hongzhi WANG Ying(School of Electrical Electronic Engineering, Changchun University of Technology, Changchun 130012, China Department of Communication Engineerings, Jilin University, Changchun 130022, China)

机构地区：[1]长春工业大学计算机科学与工程学院,吉林长春130012 [2]吉林大学通信工程学院,吉林长春130022

出　　处：《长春工业大学学报》2016年第5期470-473,共4页Journal of Changchun University of Technology

基　　金：吉林省发改委经济结构战略调整引导资金专项项目(2014Y125);吉林省教育厅"十二五"科学技术研究项目(吉教科合字(2015)第100号);吉林省科技厅科技攻关计划项目(20140204037GX)

摘　　要：分析了多功能车辆总线控制器的校验序列,基于MVB控制器CRC循环冗余校验和偶校验基本原理,设计了一个串行CRC校验模块。以Quartus II软件作为开发平台,采用VHDL硬件语言进行编程,在FPGA中成功实现了CRC编码设计,并得出了校验序列的正确仿真波形。By analyzing the check sequence of Multifunction Vehicle Bus（MVB）controller,a CRC check module is designed based on MVB cycle redundancy and odd-even test principle.With Quartus II as platform,we implement CRC code in FPGA with VHDL hardware language and verify the waveform of check sequence.

关 键 词：多功能车辆总线 CRC FPGA 可靠性 

分 类 号：U285.5[交通运输工程—交通信息工程及控制]