容错处理器阵列的重构抽象模型  

Abstraction model for reconfiguration VLSI array

作　　者：白章顺 钱俊彦[1] 

机构地区：[1]桂林电子科技大学计算机与信息安全学院,广西桂林541004

出　　处：《桂林电子科技大学学报》2017年第1期36-39,共4页Journal of Guilin University of Electronic Technology

基　　金：国家自然科学基金(61562015);广西自然科学基金(2015GXNSFDA139038);桂林电子科技大学研究生教育创新计划(YJCXS201537)

摘　　要：为了加速容错处理器阵列的降阶重构过程,提出一种基于抽象技术的可重构处理器阵列抽象模型。通过抽象算法从处理器阵列中提取部分物理行,并在物理行之间添加表示通信关系的带权边,从而构成一个抽象阵列。仿真实验结果表明,在低故障率下,抽象阵列的规模与原始处理器阵列相比减少90%,降低了容错处理器阵列重构的复杂度。A novel abstraction model is proposed to accelerate the reconfiguration algorithms of VLSI.To construct the abstraction model,several physical rows of the array are extracted by the abstraction method,and the edge that represents the relation of communication is added between the extracted rows.Experimental results show that the abstraction model decreases the size by 90 percent compared to the original array and the complexity of reconfiguration is reduced.

关 键 词：超大规模集成处理器阵列 降阶重构 容错 抽象技术 

分 类 号：TP301.6[自动化与计算机技术—计算机系统结构]