集成电路中多重图形工艺专利技术综述  

作　　者：曹丽冉[1] 

机构地区：[1]国家知识产权局专利局专利审查协作天津中心

出　　处：《科技尚品》2017年第2期246-246,248,共2页

摘　　要：集成电路制造工艺的发展是以特征尺寸的减小作为原驱动力的,特征尺寸的减小极大程度上取决于光刻技术的发展,多重图形工艺被认为是目前实现22nm技术,甚至14nm技术的重要的可行性解决方案,本文通过对专利文献进行检索,统计和分析了多重图形工艺的发展现状,重点梳理了该领域的专利申请量趋势、分布地区、重要申请人等状况,并对技术发展的趋势进行了预测.

关 键 词：集成电路 多重图形工艺 专利 

分 类 号：G306[文化科学]