集成电路版图布局对电阻精度的影响  

作　　者：刘静 梁超 蒋强 

机构地区：[1]西安紫光国芯半导体有限公司,陕西省西安市710075

出　　处：《电子技术与软件工程》2017年第9期96-97,共2页ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING

基　　金：国家科技重大专项"DDR3动态随机存储器产品研发及产业化"(2013ZX01032001-001)

摘　　要：本文主要介绍了集成电路版图布局对电阻精度的影响。随着集成电路的发展,半导体器件的特征尺寸不断减小,版图设计过程中产生的一些寄生参数对芯片的影响会越来越大,版图质量的好坏,大大影响着芯片的良率,甚至影响着芯片的成败。本文在相同电路设计的前提下,改变版图布局方式,研究了不同版图布局对电阻精度的影响,依据公式计算并给出对比结果,总结了要得到精确电阻值应采用的版图布局方式。

关 键 词：布局 电阻精度 集成电路版图 

分 类 号：TN40[电子电信—微电子学与固体电子学]