基于AD9517的时钟发生器设计  

作　　者：乌云[1] 

机构地区：[1]西南民族大学电气信息工程学院

出　　处：《电子世界》2017年第12期152-152,共1页Electronics World

摘　　要：本文提出一种多路时钟分配器的设计思想,设计以AD9517为核心,输入1路差分基准频率,利用片内集成锁相环(PLL)和电压控制振荡器(VCO)资源,可产生最多12路时钟频率,为后级芯片提供时钟参考。芯片以简单4线同步串行通信方式与MCU完成通信。

关 键 词：AD9517 时钟分配 串行通信 VCO 

分 类 号：TN752[电子电信—电路与系统]