基于CPLD与VHDL语言的数字钟设计  

The Design of digital clock based on CPLD and VHDL language

作　　者：王维斌 

机构地区：[1]湖南汽车工程职业学院,湖南省株洲市412001

出　　处：《电子技术（上海）》2017年第9期71-72,70,共3页Electronic Technology

摘　　要：文章介绍了一种利用CPLD进行数字钟设计的方法,设计中采用VHDL语言进行每个模块程序的设计,实现利用数码管进行时、分、秒的显示,利用按键进行时间的设置与调整,并且在CPLD实验板上进行了验证,实现了系统的设计。本设计采用模块化设计,具有设计简单,程序可读性强等特点。

关 键 词：VHDL语言 数字钟 CPLD 

分 类 号：TN915.6[电子电信—通信与信息系统]