一种支持多个FIQ的向量中断控制器设计  

A Design of Vectored Interrupt Controller Supporting Multiple FIQ

在线阅读下载全文

作  者:朱席鼎 张涛[1] 余梓奇 胡知川 

机构地区:[1]武汉科技大学信息科学与工程学院,武汉430081 [2]中国电子科技集团公司第三十二研究所,上海201808

出  处:《计算机工程》2017年第12期60-64,共5页Computer Engineering

基  金:冶金自动化与检测技术教育部工程研究中心开放基金(MADT201607);湖北省教育厅科学技术研究计划青年人才项目(Q20161105)

摘  要:为降低多个中断源被分配为快速中断请求(FIQ)时的时间开销,设计一种用于FIQ中断源识别和优先级仲裁的向量中断控制器。采用Verilog语言完成硬件描述,通过Modelsim仿真和FPGA验证,实现基于SMIC0.13μm CMOS工艺的综合布局布线工作。仿真和验证结果表明,该向量中断控制器的面积为0.107 mm^2,平均功耗为3.56 mW,工作频率为80 MHz,可满足移动通信宽带射频片上系统芯片的实时性需求。To reduce the time overhead of assigning multiple Fast Interrupt Request(FIQ) ,a vectored interrupt controller for FIQ interrupt source identification and priority arbitration is designed. It is described by Verilog-HDL. Modelsim simulation and FPGA verification are also passed. Synthesis is completed with SMIC 0.13 μm CMOS technology,as well as place and route. Simulation and verification results show that the area is 0. 107 mm^2 ,the average power is 3.56 mW and the frequency is 80 MHz. This design can meet the real time demand of the chip in mobile communication RF SoC.

关 键 词:向量中断控制器 快速中断请求 中断优先级 片上系统 先进高性能总线 

分 类 号:TP332[自动化与计算机技术—计算机系统结构]

 

参考文献:

正在载入数据...

 

二级参考文献:

正在载入数据...

 

耦合文献:

正在载入数据...

 

引证文献:

正在载入数据...

 

二级引证文献:

正在载入数据...

 

同被引文献:

正在载入数据...

 

相关期刊文献:

正在载入数据...

相关的主题
相关的作者对象
相关的机构对象