检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:梅鸣阳 周凤星[1] 沈春鹏 MEI Ming-yang;ZHOU Feng-xing;SHEN Chun-peng(Engineering Research Center of Ministry of Education of Metallurgical Automation and Detection Technology, Wuhan University of Science and Technology,Wuhan 430081 ,China)
机构地区:[1]武汉科技大学冶金自动化与检测技术教育部工程研究中心,武汉430081
出 处:《自动化与仪表》2018年第6期69-72,共4页Automation & Instrumentation
基 金:大学生科技创新基金研究项目(16ZRC130);研究生创新创业基金资助项目(JCX2016016)
摘 要:针对电缆故障检测低压脉冲法对信号采样的需求,设计了一套低成本200 MHz高速采样模块,其中包括信号调理电路、高速ADC、FPGA、时钟分配网络。利用时钟分配网络驱动采样模块,FPGA实现单个周期内的数据采样、读取及存储。并且采取优化拓扑结构、添加端接电阻及阻容耦合电路等措施,解决了时钟分配网络的信号完整性问题。样机的测试结果表明,采样模块可以满足电缆故障测距的相关要求。A low-cost 200 MHz high-speed sampling module was designed for the cable fault detection requirement of low-voltage pulse sampling,including signal conditioning circuit,high-speed ADC,FPGA,and clock distribution network. Using the clock distribution network to drive the sampling module,the FPGA samples,reads,and stores data in a single cycle. And through the optimization of topology,adding termination resistors and RC coupling circuits,the sig- nal integrity of the clock distribution network is solved. The prototype test results show that the sampling module can meet the requirements of cable fault location.
关 键 词:地下电缆故障测距 高速采样 FPGA 时钟驱动 信号完整性
分 类 号:TP274[自动化与计算机技术—检测技术与自动化装置]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.117