一种可重构的处理器架构  

A reconfigurable processor architecture

作　　者：刘小明 潘勇先[1] LIU Xiao- ming PAN Yong- xian(No. 38th Research Institute, China Electronic Technology Group Corporation, Hefei, 230031, Chin)

机构地区：[1]中国电子科技集团公司第38研究所,安徽合肥230031

出　　处：《科技视界》2018年第16期32-34,41,共4页Science & Technology Vision

摘　　要：本文介绍了一种可重构数字信号处理器架构。该处理器基于VLIW+SIMD结构,以粗粒度的运算宏作为可重构部件,采用静态重构的方式实现架构的重组,可实现1~4个逻辑核,每个逻辑核可集成1~16个运算宏。This paper introduces a reconfigurable dsp architecture.This processor is base on VLIW ＋ SIMD structure.A coarse-grained operation macro is used as reconfigurable part.The processor is reorganized in a static way, it can reconstitute 1 ~ 4 logical cores, every core can have 1 ~ 16 operation macros.

关 键 词：数字信号处理器 48bit指令集 逻辑核 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]