基于硬件事务内存构建并发链表  

A concurrent linked list based on hardware transactional memory

作　　者：吴振伟 张文喆 WU Zhen-wei;ZHANG Wen-zhe(College of Computer,National University of Defense Technology,Changsha 410073,China)

机构地区：[1]国防科技大学计算机学院,湖南长沙410073

出　　处：《计算机工程与科学》2018年第A01期154-158,共5页Computer Engineering & Science

基　　金：国家重点研发计划(2016YFB0200400);国防科技卓越人才项目(2017-JCJQ-ZQ-013);湖南省科技领军人才项目(2017RS3045);国防科技大学本科教育教学研究课题(U2015013);国防科技大学研究生教育教学改革研究课题(yjsy2016012);湖南省学位与研究生教育教学改革研究项目(JG2017B004)

摘　　要：并发数据结构是并行程序的基本组成部分,其执行效率直接影响到并行程序的执行性能。设计并发数据结构需要解决的一个主要问题是数据同步。传统的基于锁的同步控制策略使用较为普遍,但无法兼顾编程效率和执行性能。事务内存作为一种新兴的并行编程范式被提出。基于Intel处理器所提供的硬件事务内存构建并发链表,并与基于锁和基于硬件同步原语的并发链表展开性能比对,研究Intel硬件事务内存对并发链表执行效率的影响。Concurrent data structures （CDS） are essential building blocks for parallel programs, and their efficiency significantly affects the overall performance of the programms. Synchronizing concurrent accesses to shared data is a critical challenge for CDS design. Traditionally, lock-based schemes are widely-used. However, lock-based schemes are either error-prone or inefficient. Transactional memory, as a brand new parallel programming paradigm, is proposed. We construct a concurrent linked list upon Intel’s hardware transactional memory and compare its performance with a lock-based and a lock-free counterparts.

关 键 词：并发链表 硬件事务内存 实践分析 

分 类 号：TP302[自动化与计算机技术—计算机系统结构]