基于FPGA的快速并行平方器  

A Fast Parallel Squarer Based on FPGA

作　　者：步衍冰[1] 曾兴雯[1] 张昕[1] 

机构地区：[1]西安电子科技大学,西安710071

出　　处：《电子工程师》2002年第9期48-49,共2页Electronic Engineer

摘　　要：介绍了一种二进制补码快速并行平方器的设计方法 ,并给出了一个 6位二进制补码平方器的例子及在 MAX+ PLUS 10 .0环境下的仿真结果。This paper introduces a way for designing two′s-complement fast parallel squarer,and provides an example of 6-bit-two′s-complement squarer.The simulation result in MAX+PLUSⅡ10.0 is also given.

关 键 词：快速并行 FPGA 二进制补码 平方器 

分 类 号：TP332.22[自动化与计算机技术—计算机系统结构] TN791[自动化与计算机技术—计算机科学与技术]