基于FPGA的直接数字频率合成器  

作　　者：李运升 

机构地区：[1]胜利石油工程有限公司钻井工艺研究院随钻测控技术研究所,山东东营257017

出　　处：《电子制作》2014年第6X期14-14,4,共2页Practical Electronics

摘　　要：在设计信号发生器时,采用通用数字电路元件设计电子线路的方法具有很多的缺点,比如移植性差、周期长和成本高等。在本文中,运用了EDA技术对电路进行了设计,所使用的信号发生器输出信号的频率分布在20Hz^20KHz之间,幅度的峰-峰值范围分布在0.3V^5V的范围之间,而两路信号之间的相位差则分布在0°~359°之间。本文主要研究分析了基于FPGA的直接数字频率合成器(DDS)的性能。运用设置多组累加器初值(K1)和初始相位值(K2),就能够获得调节两路相同频率在正弦信号条件下的相位差,从而得出相对应的频率和幅值、相位的具有一定可调性的正弦波信号,然后就可利用MAX+plusII进行演示,从而得出模拟的结果。

关 键 词：硬件 语言 直接数字频率 正弦信号 发生器 

分 类 号：TN741[电子电信—电路与系统]