基于FPGA的高速并行FFT算法研究  

作　　者：王捷玉 覃远年[1,2] 

机构地区：[1]桂林电子科技大学,桂林广西541004 [2]桂林长海发展有限责任公司,桂林广西541004

出　　处：《电子制作》2015年第4Z期49-50,共2页Practical Electronics

基　　金：桂科基LD10065Y

摘　　要：本文结合二维FFT和基4的无冲突的地址映射方法,实现了高速并行FFT算法研究,仿真实验结果表明,系统可以有效地降低大点数FFT对数据读写的速度要求,同时提高了运算效率,具有广泛的应用价值。In this paper,two-dimensional FFT and base address conflict-mapping method 4, to achieve a high-speed paral el FFT algorithm research,simulation results show that the system can effectively reduce the large number of points FFT data write speed requirements,while improving operational efficiency with a wide range of application.

关 键 词：二维FFT 蝶形单元 并行FFT 

分 类 号：TN911.7[电子电信—通信与信息系统] TN791[电子电信—信息与通信工程]