检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:周希辰 张志武 翟刚毅[2] 李云飞[2] ZHOU Xi-chen;ZHANG Zhi-wu;ZHAI Gang-yi;LI Yun-fei(China Ship Research and Development Academy,Beijing100101;No.724 Research Institute of CSIC,Nanjing 211153)
机构地区:[1]中国舰船研究院,北京100101 [2]中国船舶重工集团公司第七二四研究所,南京211153
出 处:《雷达与对抗》2018年第1期30-33,共4页Radar & ECM
摘 要:为了解决宽带项目并行总线中PCB布局复杂和高数据速率传输的问题,设计一款基于ADI公司最新DAC产品AD9144的信号发生器。对DAC芯片集成的JESD204B接口协议进行研究,以Xilinx公司的K7C325T FPGA为主控芯片,利用FPGA中的高速串行收发器GTX,实现JESD204B接口,完成单lane 6 Gbps的数据率传输,并结合外围硬件电路,实现了任意调制信号从基带到高中频的高质量产生,满足了协同的设计需要。In order to solve the problem of PCB layout complexity and high data rate transmission in the parallel bus of broadband project,a signal generator is designed based on the AD9144,the latest DAC product from the ADI.The JESD204B interface protocol integrated on the DAC chip is studied.With the FPGA K7C325T of Xilinx as the master chip,the high-speed serial transceiver GTX in the FPGA is used to implement the JESD204B interface and the single?lane 6 Gbps data rate transmission.In combination with the peripheral hardware circuit,and high?quality generation of an arbitrary modulation signal from the baseband to the high intermediate frequencies is achieved,which satisfies the cooperative design requirements.
关 键 词:JESD204B协议 高速串行口 直接数字频率合成 同步 AD9144 FPGA
分 类 号:TN957.51[电子电信—信号与信息处理]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:18.218.185.164