检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:肖乃稼 何晓雄[1] 崔华锐 XIAO Naijia;HE Xiaoxiong;CUI Huarui(School of Electronic Science and Applied Physics,Hefei University of Technology,Hefei 230009,China;No.24 Research Institute,China Electronics Technology Group Corporation,Chongqing 400000,China)
机构地区:[1]合肥工业大学电子科学与应用物理学院,安徽合肥230009 [2]中国电子科技集团第二十四研究所,重庆400000
出 处:《合肥工业大学学报(自然科学版)》2018年第8期1059-1064,共6页Journal of Hefei University of Technology:Natural Science
基 金:中国电子科技集团预研资助项目(SW357X)
摘 要:文章提出了一种偶数级环形振荡器的设计方案,中心频率为2.3GHz,利用起振电路使其能够快速起振,当环形振荡器的控制电压为1.2~2.0V时,其线性调谐范围为1.9~2.6GHz;电路设计采用TSMC0.18μm 1P6M混合信号生产工艺;利用Cadence Spectre RF进行仿真。结果显示,在中心频率为2.3GHz、偏移载波频率为10MHz的情况下,环形振荡器的相位噪声为-112.9dBc/Hz。该电路可用于高速锁相环的设计中。A ring oscillator with even number of stages is proposed.The central frequency of the ring oscillator is 2.3GHz.The start-up circuit is used to reduce the start-up time.The ring oscillator has a tuning range from 1.9GHz to 2.6GHz with control voltage from 1.2V to 2.0V.Circuit design is made based on TSMC 0.18μm 1P6M mixed signal production process.The design is simulated by Cadence Spectre RF.The results show that the phase noise of the ring oscillator is-112.9dBc/Hz at 2.3GHz central frequency and 10 MHz frequency offset.This circuit can be available for high-speed phase-locked loop(PLL)design.
分 类 号:TN753.5[电子电信—电路与系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.30