检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:任雁鹏[1,2] 管武 梁利平[1] REN Yan-peng;GUAN Wu;LIANG Li-ping(Institute of Microelectronics,Chinese Academy of Sciences Chaoyang Beijing 100029;School of Microelectronics,University of Chinese Academy of Sciences Huairou Beijing 100049)
机构地区:[1]中国科学院微电子研究所,北京朝阳区100029 [2]中国科学院大学微电子学院,北京怀柔区100049
出 处:《电子科技大学学报》2018年第6期814-818,共5页Journal of University of Electronic Science and Technology of China
基 金:国家自然科学基金面上项目(61471354)
摘 要:在系统Raptor码译码中,针对高复杂度的高斯消元运算导致译码延时大、吞吐率低的问题,提出一种低延时高吞吐率的降维并行译码方案。该方案采用仅对少量丢包译码的低复杂度降维运算,替换对全部源数据包译码的高斯消元运算,降低译码延时;并针对降维译码采用全并行的硬件结构实现,提高译码吞吐率。依此方案,在Xilinx FPGA XC7K410T平台上实现系统Raptor译码器。测试结果表明,当网络丢包率在10-2以下时,译码数据吞吐率达到3.5Gbps,是相同硬件下采用高斯消元译码实现的80倍以上。The high complexity Gaussian elimination(GE)algorithm of the systematic raptor decoding results in its high latency and low throughputs.A high efficiency parallel dimensionality-reduction decoding scheme is presented in this paper.The proposed scheme uses low complexity dimensionality-reduction algorithm to decode lost packets to replace the GE algorithm which decodes all source packets.Meanwhile,a full parallel structure for the decoding is proposed to implement the dimensionality-reduction-algorithm.At last,the decoder is implemented on Xilinx FPGA XC7K410T.The test results show that the scheme can achieve a 3.5 Gbps throughput within a 10-2 packet loss probability,which is 80 times better than that of the GE algorithm.
关 键 词:数字喷泉码 降维译码 并行译码 系统Raptor码
分 类 号:TN919.3[电子电信—通信与信息系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:18.119.136.32