检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:回楠木[1] 王大志[1] 李云路 Hui Nanmu;Wang Dazhi;Li Yunlu(School of Information Science and Engineering Northeastern University Shenyang 110819 China;School of Electrical Engineering Shenyang University of Technology Shenyang 110870 China)
机构地区:[1]东北大学信息科学与工程学院,沈阳110819 [2]沈阳工业大学电气工程学院,沈阳110870
出 处:《电工技术学报》2018年第24期5897-5906,共10页Transactions of China Electrotechnical Society
基 金:国家自然科学基金(61433004);国家重点研发计划(2017YFB13055)资助项目
摘 要:对于三相电力系统,同步参考坐标系(SRF)锁相环(PLL)是理想电网条件下应用最广泛的同步技术。然而,直流偏移的存在会导致相位估计中存在基频振荡误差。解决该问题的普遍方法是在SRF-PLL中使用陷波器(NF)或延迟信号消除算子(DSC)等,但这些方法都会降低系统的动态响应速度。在对已有多复系数滤波器(MCCF)进行复变域分析的基础上,提出一种新的复变陷波器(DCCNF)用于快速地抑制三相PLL中混入的直流偏移,并对采用DCCNF的三相PLL进行参数设计。所提出的基于DCCNF的锁相环具有快速的响应速度和良好的消除直流偏移的性能。最后,通过对比仿真和实验结果验证了该方法的有效性。In the three-phase grid-connected applications under ideal grid conditions,the synchronous reference frame phase-locked loop(SRF-PLL)is the most common synchronization technique.However,the presence of a DC offset can cause fundamental oscillation errors in the phase estimation.The common method to solve this problem is to use notch filter(NF)or delayed signal cancellation(DSC)in SRF-PLL,but these methods will reduce the dynamic response speed of the system.In this paper,based on the complex domain analysis of the multi-complex-coefficient filter(MCCF),a fast DC offset rejection method using a complex notch filter(DCCNF)for three-phase PLL is proposed,and the parameter design guidelines of the proposed PLL are given.The proposed new DCCNF-based PLL has a fast response speed and good DC offset elimination performance.The simulation and experimental results verify the effectiveness of the proposed method.
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.3