一种高精度定时器设计方法  

作　　者：柯小路 王继生 李洋[1] 

机构地区：[1]南京电子技术研究所,江苏省南京市210039

出　　处：《电子技术与软件工程》2020年第3期82-83,共2页ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING

摘　　要：本文基于FPGA平台提出一种参数化定时设计方法,其采用嵌入式SOPC技术,通过实时操作系统将定时参数传递给定时产生逻辑,实现定时的灵活变化。在参数化定时设计的基础上,进一步提出一种高精度定时器设计方法,将定时信号分为整数和小数两部分分别产生。试验结果表明,该方法与直接使用高频时钟作为计数基准产生的定时精度一致,而在逻辑资源消耗、时序收敛等方面更具优势。

关 键 词：定时器 参数化设计 FPGA 嵌入式系统 

分 类 号：TN957[电子电信—信号与信息处理]