全通用AES加密算法的FPGA实现  

FPGA Implementation of Full-Universal AES Encryption Algorithm

作　　者：李炽阳 雷倩倩[1] 杨延飞 LI Chiyang;LEI Qianqian;YANG Yanfei(School of Science,Xi’an Polytechnic University,Xi’an 710000,China)

机构地区：[1]西安工程大学理学院,西安710000

出　　处：《计算机工程与应用》2020年第10期83-87,共5页Computer Engineering and Applications

基　　金：国家自然科学基金(No.11975176);西安工程大学博士科研启动基金(No.BS1419)。

摘　　要：针对高级加密标准(Advanced Encryption Standard,AES)算法需要兼容不同工作模式以及不同密钥长度的加密需求,提出全通用AES加密算法。该算法通过设计可调节密钥扩展模块和模式选择模块,实现128/192/256位宽的加密,支持ECB/CBC/CFB/OFB/CTR 5种工作模式。基于Xilinx公司的XC7VX690T FPGA综合仿真,资源消耗为1947 Slices,最高工作频率为348.191 MHz。A full-universal AES(Advanced Encryption Standard)encryption algorithm is proposed for the AES algorithm to be compatible with different working modes and different key lengths.The algorithm implements 128/192/256-bit wide encryption by designing an adjustable key expansion module,and supports the ECB/CBC/CFB/OFB/CTR 5 operating modes by the mode selection module.Based on Xilinx’s XC7 VX690 T FPGA simulation,the resource consumption is1947 Slices,and the maximum operating frequency is 348.191 MHz.

关 键 词：AES加密算法 非流水线 密钥扩展 现场可编程门阵列(FPGA) 

分 类 号：TP331[自动化与计算机技术—计算机系统结构]