折叠内插ADC中数字校准电路设计  

作　　者：张文莲 

机构地区：[1]石家庄铁道大学电气与电子工程学院,河北石家庄050043

出　　处：《电子制作》2020年第13期59-61,90,共4页Practical Electronics

基　　金：河北省高等学校青年拔尖人才计划项目:100%低地板轻轨车纵向耦合边驱电机转向架动力学特性与导向机理研究(BJ2017001);河北省自然科学基金:基于分数阶橡胶本构模型的铁路车辆空气弹簧非线性动力学特性分析(A2018210064)。

摘　　要：本文介绍了一种应用于折叠内插ADC中的前台数字预校准技术,该技术可以有效校准折叠内插网络存在各种误差,提高ADC的量化精度。本校准电路通过搜索所有实际过零点与基准点之间的误差,并对误差按照校准步长进行编码,同时引入校准级放大器,将数字码代表的误差转化为相应的模拟电流来校准电路失调。仿真结果表明,该设计电路有效校准了过零点偏差(低于0.5LSB),ADC整体的动态性能SNDR提高了16.28dB,有效位ENOB提高了2.72bit,校准效果显著。

关 键 词：折叠内插ADC 前台数字预校准技术 校准级放大电路 

分 类 号：TN792[电子电信—电路与系统]