检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:吕念芝 肖志雄 LV Nianzhi;XIAO Zhixiong(Institute of Electrical Engineering,Fuzhou Institute of Technology,Fuzhou,Fujian 350001)
出 处:《武夷学院学报》2020年第9期38-41,共4页Journal of Wuyi University
基 金:基于FPGA的时间同步装置的设计与研究(Kfkt2019002);电力系统高精度时钟同步装置的设计(2019-SG-12)。
摘 要:针对当前电力系统广泛应用的IRIG-B时间码,提出一种基于现场可编程门阵列(field-programmable gate array,FPGA)的具有GPS对时功能同时输出高精度秒脉冲的数字钟的设计方案。通过IRIG_B(DC)码的解码模块输出时、分、秒的信息传输给控制显示模块,最后通过数码管显示实时时间,同时输出高精度的秒脉冲。通过Modelsim仿真平台和以Altera的EP4CE6F17C8为核心器件的硬件平台验证该方案可以实现微妙级的同步精度。Aiming at the current IRIG-B time code which is widely used in power system,this paper presents a design scheme of digital clock based on FPGA with GPS timing function and high precision second pulse output at the same time.Through the decoding module of IRIG_B(DC)code,the information of time,including the hour minute and second is transmitted to the control display module.Finally,the real-time is displayed by the digital tube,and the high-precision second pulse is output at the same time.This solution can achieve subtle synchronization accuracy through the Modelsim simulation platform and the hardware platform with Altera's EP4CE6F17C8 as the core device.
关 键 词:FPGA IRIG_B(DC码) 时间同步 高精度 数字钟
分 类 号:TN02[电子电信—物理电子学]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:52.14.186.192