检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:张瀚青 王彦革 李上彦 彭一文 郭银春 石云墀 ZHANG Hanqing;WANG Yange;LI Shangyan;PENG Yiwen;GUO Yinchun;SHI Yunchi(Shanghai Aerospace Electronic Technology Institute,Shanghai 201109,China)
出 处:《通信技术》2021年第5期1263-1267,共5页Communications Technology
摘 要:伪码生成器是直接序列扩频系统中的重要一环。因此,设计了一种基于FPGA实现的实时生成码发生装置,利用双端口RAM码NCO结构来实现接收机全局时钟下码频率的转换和初相的设置,通过RAM输入数据位宽实现多通道码输入。每个码周期结束对码初相重新置位,减少了恶劣太空环境下发生单粒子翻转导致数据出错的影响,可以广泛应用于直扩系统接收机。Pseudo-codes generator plays an important role in the Direct Sequence Spread Spectrum(DSSS)communication system.In this paper,a real-time code generation device is designed based on FPGA,which uses the dual port RAM and NCO structure to realize the code frequency conversion under the global clock of the receiver.The design realizes multi-channel input through setting data width of the dual port RAM and decreases single event upsets in harsh space environment by resetting the initial phase at the end of each code cycle.This codes generator can be widely used in the DSSS signal receivers.
关 键 词:直接序列扩频 GOLD码 码发生器 NCO FPGA
分 类 号:TN876.4[电子电信—信息与通信工程]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:18.117.158.108