Verilog HDL代码生成与验证工具设计与实现  

Design and implementation of Verilog HDL code generation and verification tool

作　　者：王洁[1] 高宏发 杨晓桐 WANG Jie;GAO Hongfa;YANG Xiaotong(School of Software Technology,Dalian University of Technology,Dalian 116620,China)

机构地区：[1]大连理工大学软件学院,辽宁大连116620

出　　处：《实验室科学》2021年第2期132-135,共4页Laboratory Science

基　　金：国家自然科学基金(项目编号:61472100);中央高校基本科研业务费(项目编号:DUT2019ZD104);大连理工大学研究生教改基金(项目编号:JG_2019065)。

摘　　要：为规范代码设计模式,提高代码编写效率,减少编码错误,设计并实现了基于设计模式的可视化Verilog HDL代码生成与验证工具。对比现有代码生成方式,参考ZIPC表格设计思想,实现自定义模块模式、模板模式和在线编辑模式三种代码生成模式。最后,通过对代码生成工具的功能测试和性能测试分析,在2000个用户并行访问情况下,系统达到最高吞吐量,系统性能达到峰值。结果表明,该代码生成与验证工具可有效提高编码效率和质量,为该类设计提供了新的思路。In order to standardize code design patterns, improve code writing efficiency and reduce coding errors, designed and implemented a visual Verilog HDL code generation and verification tool based on design patterns. Comparing the existing code generation methods, refer to the ZIPC form design idea, and implement three code generation modes: custom module mode, template mode and online editing mode. Finally, through the functional test and performance test analysis of the code generation tool, the system reaches the highest throughput and the system performance reaches the peak under the condition of 2000 users’ concurrent access. The results show that the code generation and verification tool can effectively improve coding efficiency and quality, and provide new ideas for this type of design.

关 键 词：Verilog HDL代码 代码生成工具 生成模式 在线编辑 

分 类 号：TP392[自动化与计算机技术—计算机应用技术]