基于APSoC技术的位同步设计与实验  

Design and Experimentof Bit Synchronization System Based on APSoC

作　　者：郑红党 刘辉 Zheng Hongdang;Liu Hui(School of Information and Control Engineering,China University of Mining and Technology,Xuzhou,221116,China)

机构地区：[1]中国矿业大学信息与控制工程学院,江苏徐州221116

出　　处：《中国现代教育装备》2021年第13期26-29,34,共5页China Modern Educational Equipment

基　　金：中国矿业大学教育教学改革与建设项目“‘新工科’背景下《FPGA数字系统设计》实践教学模式改革”(编号:2020YB17);中国矿业大学实验室开放基金II类项目“基于嵌入式系统+FPGA技术的数字通信设备研发”(编号:20180206)。

摘　　要：采用Zynq7000系列的APSoC开发平台设计了位同步实验,该位同步锁相环的中心频率可通过上位机配置,以适应不同速率数据流的需求。利用APSoC的PL部分完成位同步锁相环的设计,PS部分完成Zynq内核搭建,且Zynq内核与位同步锁相环通过AXI总线实现互联。通过对Zynq软件编程,上位机可通过串口对位同步锁相环中心频率配置。实验中设计了自测平台,验证同步系统的正确。Based on the APSoC of Zynq7000 series,theexperiment of bit synchronizationis designed,whichcenter frequency can be configured by upper computer.It can meet thedifferent rates of data.The PL part of APSoC completes the design of PLL for bit synchronization,and the PS part builds the Zynq core and interconnects between PL and PS through AXI bus.The software of Zynq core is programmed to realize the configuration of the central frequency of PLL by the upper computer through the serial port.In the experiment,the test platform is designed to verify the correctness of synchronization system.

关 键 词：位同步 APSoC AXI总线 

分 类 号：TN47[电子电信—微电子学与固体电子学]