高密原型验证系统解决方案(上篇)  

作　　者：吴滔 林铠鹏 

机构地区：[1]上海国微思尔芯技术股份有限公司

出　　处：《中国集成电路》2021年第9期48-55,69,共9页China lntegrated Circuit

摘　　要：0引言随着当今SoC设计规模的快速膨胀,仅仅靠几颗当代最先进的FPGA已经无法满足原型验证的需求。简单的增加系统的容量,会遇到系统时钟复位同步,设计分割以及高速接口和先进Memory控制器IP验证等多重困难。此时,一个商用成熟的能解决以上多重挑战的通用高密原型验证系统方案显得十分有必要。本文主要分析了用户在进行大规模SoC设计原型验证过程中在全局时钟及复位同步,大规模设计分割以及高速接口和先进Memory控制器IP验证等方面遇到的困难,并提出了相应的解决方案来帮助用户来克服这些困难。

关 键 词：高速接口 SOC设计 全局时钟 复位 系统时钟 原型验证 解决方案 快速膨胀 

分 类 号：TN47[电子电信—微电子学与固体电子学]