检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:谢宁波 高健超 XIE Ningbo;GAO Jianchao(School of Information and Communications,Guilin University of Electronic Technology,Guilin 541004,China;Academic Affairs Office of Guilin GuiDian Middle School,Guilin 541004,China)
机构地区:[1]桂林电子科技大学信息与通信学院,广西桂林541004 [2]桂林市桂电中学教务处,广西桂林541004
出 处:《通信电源技术》2021年第11期14-17,共4页Telecom Power Technology
基 金:广西高校中青年教师科研基础能力提升项目(2019KY0246);广西无线宽带通信与信号处理重点实验室基金项目(GXKL06170110)。
摘 要:锁相环(Phase Locked Loops,PLL)是现代电子系统中一个至关重要的基本电路,广泛应用于现代通信系统及电子设备中。基于Verilog AMS语言完成了一款典型的电荷泵锁相环的行为级建模和设计,并基于EDA仿真平台进行系统建模描述和仿真。仿真结果验证了模型的可行性,可为后续锁相环晶体管级电路设计提供必备的设计依据和指导。Phase Locked Loops(PLL)is one of the fundamental circuits in modern electronic systems,due to its widely utilization in modern communication systems and electronic devices.In this paper,we focus on the problem of modeling a typical charge-pump based PLL in system-level based on Verilog-AMS hardware description language.Meanwhile,the behavioral level verification and functional simulation experiments are conducted on EDA platform.The simulation results verify the effectiveness of our proposed model and provide a valid guidance for further circuit design of PLL in future.
分 类 号:TN7[电子电信—电路与系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:216.73.216.49