基于HLS的BWT算法的硬件加速方法  

作　　者：马毅超[1] 张晓盼 王鑫[1] 

机构地区：[1]陕西科技大学电子信息与人工智能学院,陕西省西安市710021

出　　处：《电子技术与软件工程》2021年第21期143-146,共4页ELECTRONIC TECHNOLOGY & SOFTWARE ENGINEERING

基　　金：陕西省科学技术研究发展计划项目(社会发展科技攻关),基于物联网的森林火灾监测预警关键技术研究(2016SF418)。

摘　　要：本文针对BWT算法在序列对比过程中当数据量大时运算耗时长的缺点,研究使用VivadoHLS来实现BWT算法的硬件加速方法。首先按照HLS的代码规范编写C++代码,通过资源消耗和并行化两方面的优化在提高算法效率的同时使得资源消耗最小,然后生成由FPGA实现的BWT算法对应的RTL级硬件电路,最后通过综合和仿真结果评估硬件优化效果。实验结果表明,对5M的DNA参考基因组创建index的耗时从32个clock减少为12个clock,单条reads匹配速率提高为原来的242.8%,同时优化方案打破了PC上匹配时长与reads长度的线性相关关系,使得任意长度的reads都可以在3个clock内完成匹配。

关 键 词：序列对比 BWT VIVADO HLS硬件加速 

分 类 号：Q811.4[生物学—生物工程] TP18[自动化与计算机技术—控制理论与控制工程]