AES加密算法的FPGA优化设计  

作　　者：陈超 

机构地区：[1]湖南工学院电气与信息工程学院

出　　处：《电子世界》2021年第22期127-129,共3页Electronics World

摘　　要：高级加密标准AES(Advanced Encryption Standard)算法由于其安全性高的优势而应用广泛,再结合FPGA的优势可实现加密速度快,开发周期短且可通用性强的AES加密算法。多轮加密的每一轮采用复用的方式以节省资源,且通过状态机控制加密过程。最后结合FPGA综合仿真,资源消耗为9643,最高工作频率为126.34MHz。

关 键 词：AES加密算法 加密过程 高级加密标准 状态机 最高工作频率 加密速度 资源消耗 FPGA 

分 类 号：TP3[自动化与计算机技术—计算机科学与技术]