一种应用于折叠/插值型ADC的高速宽带采样保持电路  

A high speed and high bandwidth sampling-holding structure used in folding interpolation ADC

作　　者：钟科 张正平 

机构地区：[1]中国电子科技集团公司第二十九研究所,成都610000 [2]重庆吉芯科技有限公司,重庆400060

出　　处：《电子产品世界》2022年第5期63-66,共4页Electronic Engineering & Product World

摘　　要：本文提出了一种基于0.18μm BiCMOS工艺设计的开环采样保持电路,采用了增益和失调误差数字校准算法提升动态性能,应用于高速折叠/插值型ADC中。电路仿真和测试结果表明,在2GSPS采样率下,折叠/插值型ADC的DNL≤±0.3LSB、INL≤±0.3LSB,有效位达到7.32位。

关 键 词：开环采样保持电路 数字校准 折叠插值 

分 类 号：TN792[电子电信—电路与系统]