检索规则说明:AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
检 索 范 例 :范例一: (K=图书馆学 OR K=情报学) AND A=范并思 范例二:J=计算机应用与软件 AND (U=C++ OR U=Basic) NOT M=Visual
作 者:丁帅 乔庐峰 陈庆华 刘熹 邹仕祥 DING Shuai;QIAO Lufeng;CHEN Qinghua;LIU Xi;ZOU Shixiang(Army Engineering University of PLA,Nanjing Jiangsu 210001,China)
机构地区:[1]中国人民解放军陆军工程大学,江苏南京210001
出 处:《通信技术》2022年第10期1376-1382,共7页Communications Technology
摘 要:为了减轻网络中央处理器(Central Processing Unit,CPU)协议处理负荷,采用全硬件设计实现了传输控制协议(Transmission Control Protocol,TCP)处理电路。TCP协议处理电路由TCP发送控制电路、TCP接收控制电路、校验和生成电路、定时器管理电路、基于哈希散列的5元组匹配电路等构成,支持TCP协议所要求的超时重传和基于滑动窗的流量控制机制。电路具有良好的可扩展性,可以同时支持多个连接,数据分段处理速度快。整个设计基于Xilinx ZYNQ 7000系列的现场可编程门阵列(Field Programmable Gate Array,FPGA)实现。最后给出了关键电路仿真波形,验证了TCP协议处理电路的主要功能。In order to reduce the protocol processing load of the CPU(Central Processing Unit),the TCP(Transmission Control Protocol)processing circuit is designed and implemented in full hardware.The TCP protocol processing circuit is composed of TCP sending control circuit,TCP receiving control circuit,checksum generation circuit,timer management circuit,and 5-tuple matching circuit based on hash,etc.,which supports timeout retransmission required by TCP protocol and flow control mechanism based on sliding window.The circuit has good scalability and can support multiple connections at the same time,with fast data segmentation processing speed.The whole design is based on Xilinx ZYNQ 7000 series FPGA(Field Programmable Gate Array).Finally,the key circuit simulation waveforms are given to verify the main functions of the TCP protocol processing circuit.
关 键 词:TCP协议处理 FPGA 超时重传 流量控制 哈希散列
分 类 号:TN929.11[电子电信—通信与信息系统]
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在载入数据...
正在链接到云南高校图书馆文献保障联盟下载...
云南高校图书馆联盟文献共享服务平台 版权所有©
您的IP:3.135.209.242