基于FPGA的SAO滤波器的低延迟设计与实现  

作　　者：覃露 王卫坤 苏德福[1] 陈建[1] 王宝土[1] 

机构地区：[1]福州大学

出　　处：《广播电视网络》2022年第12期103-109,共7页RADIO & TELEVISION NETWORK

基　　金：国家自然科学基金项目“基于多层压缩感知的车载点云压缩方法研究”(项目编号:62001117);国家级创新训练项目“基于图像识别的主动流量控制交通灯系统”(项目编号:202210386028)资助。

摘　　要：目前,实时会议、视频直播和远程监控等实时视频编码场景已经成为流媒体的重要应用场景,导致对集成于设备中的低功耗、高性能的硬件编码器需求量巨大。本文设计了一种基于现场可编程门阵列(FPGA)的样点自适应补偿(SAO)滤波器的硬件架构。为了消除处理单元间的数据依赖性,简化了SAO信息统计区域,以实现低复杂的参数估计电路;为了兼顾亮色度分量的适配性,设计了亮色度共享滤波单元的处理结构,以实现低延迟的像素滤波电路;将SAO参数估计与SAO像素滤波集成为整体,实现功能完整的SAO硬件滤波器。结果表明,与现有SAO滤波器相比,该架构具有完整的SAO功能,可支持在210MHz的时钟频率下对超高清视频的实时处理。

关 键 词：视频编码 样点自适应补偿 SAO FPGA 

分 类 号：TN919.81[电子电信—通信与信息系统] TN713[电子电信—信息与通信工程]